• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種主動元件，其包括一源極、一汲極、一氧化物半導體層、一閘極與一閘絕緣層。源極包括多個彼此平行的第一條狀電極以及一連接第一條狀電極之第一連接電極，汲極包括多個彼此平行的第二條狀電極以及一連接第二條狀電極之第二連接電極，其中第一條狀電極與第二條狀電極平行，彼此交替排列，並彼此電性絕緣，且之間存在一曲折溝渠，而閘極沿著曲折溝渠延伸。氧化物半導體層與源極以及汲極接觸，其中氧化物半導體層與各第一條狀電極的接觸面積等於各第一條狀電極的佈局面積，且各第二條狀電極的接觸面積等於各第二條狀電極的佈局面積。
    公开号:TW201320338A
    申请号:TW100141252
    申请日:2011-11-11
    公开日:2013-05-16
    发明作者:Hao-Lin Chiu；Chi-Jui Lin；Shu-Wei Tsao；Chun-Nan Lin；Po-Liang Yeh；Hsien-Kai Tseng
    申请人:Au Optronics Corp；
    IPC主号:H01L29-00
    专利说明:
    主動元件
    本發明是有關於一種主動元件，且特別是關於一種具有氧化物半導體層的主動元件。
    在諸多平面顯示器中，薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。薄膜電晶體液晶顯示器主要是由主動陣列基板、彩色濾光基板與位於兩基板之間的液晶層所構成。主動陣列基板具有主動區以及週邊電路區。主動陣列位於主動區內，而驅動電路則位於週邊電路區內。
    以周邊電路區上的驅動電路為例，具有高通道寬度與通道長度的比值(W/L)的薄膜電晶體常被使用到。一般而言，薄膜電晶體的開啟電流(Ion)與通道寬度與通道長度的比值(W/L)成正比，且滿足下列關係式：
    Ion=U*W/L(VG-Vth)VD
    其中U為載子移動率，W為通道寬度，L為通道長度，VG為閘極電壓，Vth為臨界電壓，而VD為汲極電壓。由上述關係式可知，增加通道寬度與通道長度之比值(W/L)可以提高開啟電流(Ion)。然而，增加通道寬度往往會使元件佈局面積大幅度的增加。為了縮減元件佈局面積，已有習知技術透過源極與汲極交替排列的方式來提高通道寬度與通道長度的比值(W/L)。
    圖1A為習知配置多對源極與汲極之主動元件基板上視圖，而圖1B為沿圖1A切線A-A’方向之薄膜電晶體結構圖。請參考圖1A與圖1B，習知的薄膜電晶體100係製作於一基板110上，且薄膜電晶體100包括一閘極120，一閘絕緣層130，一半導體層140，一蝕刻停止層(etch stop layer) 150，一源極160與一汲極170。閘極120配置於基板100上，而閘絕緣層130配置於基板110上以覆蓋閘極120。半導體層140配置於閘絕緣層130上，且位於閘極120上方。蝕刻停止層150配置於半導體層140上，而源極160與汲極170配置於蝕刻停止層150與部分的半導體層140，且源極160與汲極170彼此電性絕緣。
    從圖1A可知，源極160與汲極170之間存在一曲折溝渠Z，而閘極120與半導體層140皆沿著曲折溝渠Z延伸，其中閘極120之寬度WG大於曲折溝渠Z之寬度WZ，且半導體層140之寬度WS大於閘極寬度WG。此外，閘極120具有多個條狀間隙GG，半導體層140間具有多個條狀間隙GS，且條狀間隙GS的寬度小於條狀間隙GG的寬度。
    圖1A與圖1B中所繪示的薄膜電晶體100雖已具有相當高的通道寬度與通道長度的比值(W/L)，但隨著平面顯示器之窄邊框(slim border)設計日益盛行，薄膜電晶體100的佈局面積勢必會被要求進一步地減少。是以，如何在不降低通道寬度與通道長度的比值(W/L)之前提下，進一步縮減薄膜電晶體100所需之佈局面積，實為未來之趨勢。
    本發明提出一種主動元件，其藉由改變半導體層的形狀以提升通道寬度與通道長度之比值(W/L)。
    本發明提出一種主動元件，其包括一源極、一汲極、一氧化物半導體層、一閘極與一閘絕緣層。源極包括多個彼此平行的第一條狀電極以及一連接第一條狀電極之第一連接電極，汲極包括多個彼此平行的第二條狀電極以及一連接第二條狀電極之第二連接電極，其中第一條狀電極與第二條狀電極平行，彼此交替排列，並彼此電性絕緣，且之間存在一曲折溝渠(zigzag trench)，而閘極沿著上述之曲折溝渠延伸。此外，氧化物半導體層與源極以及汲極接觸，其中氧化物半導體層與各第一條狀電極的接觸面積等於各第一條狀電極的佈局面積，且各第二條狀電極的接觸面積等於各第二條狀電極的佈局面積。另外，閘絕緣層配置於閘極與氧化物半導體層之間。
    在本申請案之一實施例中，前述之第一連接電極實質上平行於第二連接電極。
    在本申請案之一實施例中，前述之源極與汲極電性絕緣。
    在本申請案之一實施例中，前述之閘極位於源極與汲極之上方或下方。
    在本申請案之一實施例中，前述之閘極的寬度大於曲折溝渠的寬度。
    在本申請案之一實施例中，前述之氧化物半導體層具有一矩形圖案。
    在本申請案之一實施例中，前述之氧化物半導體層之材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。
    相較於習知技術，本申請案之實施例藉由改變半導體層的形狀，故在相同的佈局面積內，主動元件具有較高的通道寬度與通道長度之比值(W/L)。換言之，相較於習知技術，本申請案之實施例可在較小的佈局面積內製作出具有相同通道寬度與通道長度之比值(W/L)的主動元件。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖2A為依照本發明一實施例之主動元件的佈局示意圖，而圖2B為沿圖2A之剖面線B-B’所得之剖面示意圖。請參照圖2A與圖2B，本實施例之主動元件200適於製作於一基板210上。主動元件200包括一閘極220、一閘絕緣層230、一氧化物半導體層240，一絕緣層250，一源極260與一汲極270。
    在本實施例中，閘極220配置於基板210上，而閘極220材料例如為金屬。閘絕緣層230配置於閘極220上，而閘絕緣層230的材料例如為氧化矽、氮化矽或是其他合適的介電材料。氧化物半導體層240配置於閘絕緣層230上且位於閘極220上方，以作為通道層之用。在本實施例中，氧化物半導體層240材料例如為氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。此外，源極260與汲極270的材料例如為金屬。
    詳細而言，如圖2A所示，源極260包括多個彼此平行的第一條狀電極260a以及一與第一條狀電極260a連接之第一連接電極260b，汲極270包括多個彼此平行的第二條狀電極270a以及一與第二條狀電極270a連接之第二連接電極270b，其中第一連接電極260b與第二連接電極270b彼此平行。另外，第一條狀電極260a與第二條狀電極270a彼此平行，以增加主動元件200中通道寬度W與通道長度L的比值，進而提高主動元件200之開啟電流(Ion)。從圖2A可清楚得知，第一條狀電極260a與第二條狀電極270a之間存在一曲折溝渠Z，且曲折溝渠Z之寬度為WZ。
    閘極220位於源極260與汲極270下方，並沿著上述之曲折溝渠Z延伸，因此，閘極220具有與曲折溝渠Z相似之外輪廓。此外，閘極220具有多個延伸方向與第一條狀電極260a、第二條狀電極270a平行之間隙GG。在本實施例中，間隙GG的寬度例如係介於3微米至15微米。
    在本實施例中，閘極220的寬度WG例如是大於曲折溝渠Z的寬度WZ，且第一條狀電極260a與第二條狀電極270a係與閘極220部分重疊。此外，第一條狀電極260a與第二條狀電極270a係分別分佈於氧化物半導體層240的兩側，且第一條狀電極260a與第二條狀電極270a係與氧化物半導體層240接觸，其中氧化物半導體層240與各第一條狀電極260a的接觸面積等於各第一條狀電極的佈局面積A1，且各第二條狀電極270a的接觸面積等於各第二條狀電極的佈局面積A2。在本實施例中，氧化物半導體層240具有一矩形圖案。
    由於氧化物半導體層240在對應於第一條狀電極260a與第二條狀電極270a之佈局區域中，不具有條狀間隙GS(如圖1A所繪示)，因此，本實施例之主動元件200可在相同的佈局面積內提供較高的通道寬度與通道長度之比值(W/L)。換言之，本實施例可在較小的佈局面積內製作出具有相同通道寬度與通道長度之比值(W/L)的主動元件200。
    此外，由於氧化物半導體層240在對應於第一條狀電極260a與第二條狀電極270a之佈局區域中，不具有條狀間隙GS(如圖1A所繪示)，因此，氧化物半導體層240有助於提升主動元件200的散熱表現。
    圖3A與圖3B分別為習知技術與本申請案之主動元件的電流-電壓特性曲線(I-V curve)。如圖3A與圖3B所示，無論是在小電壓或是大電壓(上至30V)下，習知技術與本申請案之主動元件的電流-電壓曲線相近。
    圖4A與圖4B分別為習知技術與本申請案之主動元件的熱載子應力(hot carrier stress)特性曲線。熱載子應力主要用於評估主動元件之可靠度(reliability)。如圖4A與圖4B所示，習知技術與本實施例之主動元件的熱載子應力特性曲線相近。
    圖5為習知技術與本申請案之主動元件的臨界電壓(threshold voltage)-時間之特性曲線。如圖5所示，曲線New表本申請案之主動元件的臨界電壓(threshold voltage)-時間之特性曲線，曲線Prior art表習知技術之主動元件的臨界電壓(threshold voltage)-時間之特性曲線。習知技術與本申請案之主動元件的臨界電壓(threshold voltage)-時間之特性曲線相近(臨界電壓的偏移量皆在0.5伏特到2.5伏特區間內)。
    圖6為習知技術與本申請案之主動元件之電容-電壓特性曲線。曲線New表本申請案之主動元件的電容-電壓特性曲線，曲線Prior art表習知技術之主動元件的電容-電壓特性曲線。如圖6所示，習知技術與本申請案之電容-電壓特性曲線相近。
    圖7為習知技術與本發明之主動元件電流隨時間的下降率圖。曲線New表本申請案之主動元件電流隨時間的下降率圖，曲線Prior art表習知技術之主動元件電流隨時間的下降率圖。請參照圖7，本申請案之主動元件的汲極電流優於習知技術，故本申請案之主動元件較適合交流電壓下的操作。
    綜上所述，在本申請案之之主動元件可在相同的佈局面積內提供較高的通道寬度與通道長度之比值(W/L)。換言之，本申請案可在較小的佈局面積內製作出具有相同通道寬度與通道長度之比值(W/L)的主動元件。此外，本申請案之主動元件具有較佳的散熱效能。
    雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．薄膜電晶體
    110、210．．．基板
    120、220．．．閘極
    130、230．．．閘絕緣層
    140、240．．．半導體層
    150、250．．．絕緣層
    160、260．．．源極
    170、270．．．汲極
    200．．．主動元件
    260a．．．第一條狀電極
    260b．．．第一連接電極
    270a．．．第二條狀電極
    270b．．．第二連接電極
    Z．．．曲折溝渠
    WZ．．．曲折溝渠之寬度
    WS．．．半導體層之寬度
    WG．．．閘極寬度
    GS．．．半導體層條狀間隙寬度
    GG．．．閘極條狀間隙寬度
    圖1A為習知配置多對源極與汲極之主動元件基板上視圖。
    圖1B為沿圖1A切線A-A’方向之薄膜電晶體結構圖。
    圖2A為依照本發明一實施例之主動元件的佈局示意圖。
    圖2B為沿圖2A之剖面線B-B’所得之剖面示意圖。
    圖3A為習知技術之主動元件的電流-電壓特性曲線(I-V curve)。
    圖3B為本申請案之主動元件的電流-電壓特性曲線(I-V curve)。
    圖4A為習知技術之主動元件的熱載子應力(hot carrier stress)特性曲線。
    圖4B為本申請案之主動元件的熱載子應力(hot carrier stress)特性曲線。
    圖5為習知技術與本申請案之主動元件的臨界電壓(threshold voltage)-時間之特性曲線。
    圖6為習知技術與本申請案之主動元件之電容-電壓特性曲線。
    圖7為習知技術與本發明之主動元件電流隨時間的下降率圖。
    200．．．主動元件
    220．．．閘極
    260．．．源極
    270．．．汲極
    260a．．．第一條狀電極
    260b．．．第一連接電極
    270a．．．第二條狀電極
    270b．．．第二連接電極
    GG．．．條狀間隙
    Z．．．曲折溝渠
    WZ．．．曲折溝渠寬度
    WG．．．閘極寬度
    权利要求:
    Claims (8)
    [1] 一種主動元件，包括：一源極，包括多個彼此平行的第一條狀電極以及一連接該些第一條狀電極之第一連接電極；一汲極，包括多個彼此平行的第二條狀電極以及一連接該些第二條狀電極之第二連接電極，其中該些第一條狀電極與該些第二條狀電極平行，並且交替排列於該第一連接電極與該第二連接電極之間，而該源極與該汲極電性絕緣，且該源極與該汲極之間存在一曲折溝渠(zigzag trench)；一氧化物半導體層，與該源極以及該汲極接觸，其中該氧化物半導體層與各該第一條狀電極的接觸面積等於各該第一條狀電極的佈局面積，且各該第二條狀電極的接觸面積等於各該第二條狀電極的佈局面積；一閘極，沿著該曲折溝渠延伸；以及一閘絕緣層，配置於該閘極與該氧化物半導體層之間。
    [2] 如申請專利範圍第1項所述之主動元件，其中該第一連接電極實質上平行於該第二連接電極。
    [3] 如申請專利範圍第1項所述之主動元件，其中該源極與該汲極電性絕緣。
    [4] 如申請專利範圍第1項所述之主動元件，其中該閘極的寬度大於該曲折溝渠的寬度。
    [5] 如申請專利範圍第1項所述之主動元件，其中該氧化物半導體層具有一矩形圖案。
    [6] 如申請專利範圍第1項所述之主動元件，其中該閘極位於該源極、汲極下方。
    [7] 如申請專利範圍第1項所述之主動元件，其中該閘極位於該源極、汲極下方。
    [8] 如申請專利範圍第1項所述之主動元件，其中該氧化物半導體層之材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP2008010861A|2008-01-17|接合電界効果薄膜トランジスタ
    US8785912B2|2014-07-22|Graphene electronic device including a plurality of graphene channel layers
    TW201338102A|2013-09-16|主動元件及主動元件陣列基板
    TWI445175B|2014-07-11|主動元件
    CN105390551A|2016-03-09|薄膜晶体管及其制造方法、阵列基板、显示装置
    TW201530767A|2015-08-01|半導體結構
    CN107039533A|2017-08-11|半导体装置
    US20140217398A1|2014-08-07|Thin-film transistor device and thin-film transistor display apparatus
    TW201336086A|2013-09-01|薄膜電晶體
    JP5676945B2|2015-02-25|電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
    US8546800B2|2013-10-01|Thin film transistor
    TW201334191A|2013-08-16|薄膜電晶體
    TWI487111B|2015-06-01|電晶體結構以及驅動電路結構
    TWI450397B|2014-08-21|薄膜電晶體
    CN104253158A|2014-12-31|薄膜晶体管及其制造方法
    CN103187451B|2017-04-05|薄膜晶体管
    TWI445181B|2014-07-11|薄膜電晶體
    CN103296064A|2013-09-11|薄膜晶体管
    TWI476933B|2015-03-11|薄膜電晶體
    TWI724834B|2021-04-11|具有浮置導體層的半導體裝置
    TW202137569A|2021-10-01|具有浮置導體層的半導體裝置
    CN103985761B|2017-04-12|薄膜晶体管元件与薄膜晶体管显示装置
    CN103247668A|2013-08-14|薄膜晶体管
    CN113540123A|2021-10-22|阵列基板、显示面板及显示装置
    TWI597814B|2017-09-01|半導體裝置
    同族专利:
    公开号 | 公开日
    US8704220B2|2014-04-22|
    CN102569415B|2014-11-05|
    TWI445175B|2014-07-11|
    US20130119371A1|2013-05-16|
    CN102569415A|2012-07-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US8704220B2|2011-11-11|2014-04-22|Au Optronics Corporation|Active device|NL299911A|1951-08-02||||
    GB2175441B|1985-05-03|1989-05-10|Texas Instruments Ltd|Power bipolar transistor|
    JPH09260675A|1996-03-26|1997-10-03|Sharp Corp|薄膜トランジスタおよび薄膜トランジスタ基板|
    EP1208603A1|1999-08-31|2002-05-29|E Ink Corporation|Transistor for an electronically driven display|
    TWI252582B|2001-02-27|2006-04-01|Sanyo Electric Co|Switch circuit device|
    US7557886B2|2004-06-29|2009-07-07|Lg Display Co., Ltd.|Liquid crystal display device and method of fabricating the same|
    JP5042518B2|2006-04-12|2012-10-03|ルネサスエレクトロニクス株式会社|半導体装置|
    JP2009218413A|2008-03-11|2009-09-24|Seiko Epson Corp|半導体装置及びその製造方法|
    KR101667909B1|2008-10-24|2016-10-28|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체장치의 제조방법|
    WO2010092810A1|2009-02-13|2010-08-19|株式会社アルバック|トランジスタの製造方法、トランジスタ及びスパッタリングターゲット|
    WO2011052411A1|2009-10-30|2011-05-05|Semiconductor Energy Laboratory Co., Ltd.|Transistor|
    WO2011077508A1|2009-12-21|2011-06-30|キヤノン株式会社|電子放出素子を有する画像表示装置|
    TWI450397B|2011-09-23|2014-08-21|Hon Hai Prec Ind Co Ltd|薄膜電晶體|
    TWI445175B|2011-11-11|2014-07-11|Au Optronics Corp|主動元件|CN102916051B|2012-10-11|2015-09-02|京东方科技集团股份有限公司|一种薄膜晶体管及其制作方法、阵列基板和显示装置|
    WO2018236357A1|2017-06-20|2018-12-27|Intel Corporation|THIN-FILM TRANSISTORS HAVING A RELATIVELY INCREASED WIDTH|
    CN111312805B|2019-11-01|2021-07-06|深圳市华星光电半导体显示技术有限公司|薄膜晶体管结构、goa电路及显示装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100141252A|TWI445175B|2011-11-11|2011-11-11|主動元件|TW100141252A| TWI445175B|2011-11-11|2011-11-11|主動元件|
    CN201210022681.2A| CN102569415B|2011-11-11|2012-01-20|有源元件|
    US13/444,860| US8704220B2|2011-11-11|2012-04-12|Active device|
    [返回顶部]